SSealbook

verilog-to-routing/vtr-verilog-to-routing

Verilog to Routing -- Open Source CAD Flow for FPGA Research

cadedafpgaplacementroutingsynthesisverilogvprvtr

Licencia y mantenimiento

Licencia propia o modificada que GitHub no reconoce: lee el archivo LICENSE del repositorio antes de usarlo en un producto.

Último cambio de código hoy.

Proyectos similares