Sealbook

SpinalHDL/VexRiscv

A FPGA friendly 32 bit RISC-V CPU implementation

cpufpgariscvsocsoftcorespinalhdlverilogvhdl

Licencia y mantenimiento

MIT es una licencia permisiva: uso comercial libre con atribución.

Último cambio de código hace 7 días.

Proyectos similares