SSealbook

syntacore/scr1

SCR1 is a high-quality open-source RISC-V MCU core in Verilog

coreiprisc-vriscvrtlrv32erv32emcrv32irv32imcverilog

Licencia y mantenimiento

Licencia propia o modificada que GitHub no reconoce: lee el archivo LICENSE del repositorio antes de usarlo en un producto.

Último cambio de código hace 23 meses.

Proyectos similares